This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

	<u>A</u>		Ι.
4			•
		•,	
			-
	-		,,,
			Sec. Sp.
	• 0		
		At the state of th	
	,		
	. نوش		
	1		
	7. X.		
	3 1		
	- *x .		
ŧ	į		
	· · ·		
	*	والمراجع والمنافع والمراجع والمراجع والمنافع والمنافع والمنافع والمنافع والمنافع والمنافع والمنافع والمنافع والمنافع	- ()
	*		
	·		
	1 2		
			at .
	3		
	81		
	in the second		- A-
	**************************************		. A
	À		
	Ā		
	À		
	à		
	N		***
	à		
	À		

⑯日本国特許庁(JP)

⑪特許出願公開

@公開特許公報(A)

平3-173471

(Dint. Cl. 5

識別記号

庁内整理番号

母公關 平成3年(1991)7月26

27/118 H 01 L H 05 K

6921-5E D

H 01 L 21/82

M

審査請求 未請求 請求項の数 1 (金4頁

63発明の名称

マスタスライス方式LSIの配線構造

平1-312541 ②特 蕸

頤 平1(1989)12月1日

②発 明

多和田 茂芳

ΠĘ 署 **3**

绫 博 東京都港区芝5丁目33番1号 日本電気株式会社内

石川県石川郡錦来町安隆寺1番地 北陸日本電気ソフト

エア株式会社内

日本電気株式会社 砂出 顋 人

北陸日本電気ソフトウ の出

エア株式会社

弁理士 河原 純一 例代 理

東京都港区芝5丁目7番1号

石川県石川郡鶴来町安養寺 1番地

23

1. 発明の名称

マスタスライス方式しらしの配縁構造

2. 特許請求の問題

型直方向および水平方向の配線格子が定義され 大切1の配線層および第2の配線層と、

これら第1の配線のおよび第2の配線層に定義 された亜直方向および水平方向の配線格子の各格 予点の対角を結ぶ解めの配録指子が定義された第 3の記録聞と

を打することを特徴とするマスタスライス方式 L5:の配線探路.

3. 発明の詳細な説例

(庭巣上の利用分野)

本晃明はマスクスライス方式し5 【の配網構造 に聞し、韓に配験工程以前のマスクを共通とし配 深に関するマスクのみを品超ごとに設計製作して J. S. 1 を作成するマスタスライス方式L S. 1 の刷

健康、この塩のマスタスライス方式LSIの& 線構造では、すべての砂線層の配線指子が脱離方 何および水平方向に定覆されていた(参考文献: 『論理波器のCAV』,情報処理学会,昭和56 年3月20日発行)。

いは、無2回に示すように、重選为同格子間隔 および水平方向稳字簡陽をともにせとしたときに 配線ネットの鑑子し1 および戦予 に 2 間の配線長 が高速的作を必要とするしSIの混延時間等の関 物を満足するために 8 d以内であるという 断跟が ある場合を例にとって説別すると、端子11だよ び端子(2回を結ぶ直紋の角度が0畳をたは30 皮に近いものから順に第1の配線内 うおよび第2 の配線層2を用いて配線する配線処理を行った箱 果、第3国に示すように、配線機器101と配線 超超102とによって端子11および端子12間 の記録が運回させられ、配線及!2dの配線経路 281が得られたときに、従来のマスタスライス

特問平3~173471(2)

線経路(11日よび112を得ることにより、胡 限を調大す艦線長84の配線経路211を得てい た。

(発明が解決しようとする課題)

上述した民来のマスタスライス方式しSIの配線構造では、高速動作を必要とするしSIの銀匠 特闘等の制約を選足するために設定された配線是 に制限がある配線ネットの配線において配線処理 後にその制限が満れされなかった場合に、制限を 結たすようにするために他の配線を移動させて配 線の修正を行う必要があったので、配線の修正に を大な工数を要するという欠点がある。

また、配縁の終正を行っても配線長の初限を納 たすことができなかった場合には、ブロックの配 度総正等を行って記線処理をやり直す必要があり、 さらに処理時間が増大するという欠点がある。

本発明の目的は、上述の点に指み、第1の配線 語および第2の配線器に定義された垂直方向およ び水平方向の配線格子の各格子点の対角を結ぶ新 めの配線格子が定義された第3個の環線器を利用 して、他の配線を移動したりブロックの配置位限を変更したりすることなしに、比較的容易に配線 長の網盤を行うことができるマスタスライス方式 しSIの配線排散を提供することにある。

(課題を解決するための手段)

本発明のマスクスライス方式しい1の配該構造 は、垂直方向および水平方向の配線係予が定義された第1の配線係および第2の配線層に定義された 第1の配線層および第2の配線層に定義された重 直方向および水平方向の配線格子の各場子点の対 用を結ぶ終めの配線格子が定義された第3の配線 層と右右する。

(作用)

本発明のマスクスライス方式しち i の配線構造では、第1の配線層をよび第2の配線層に垂直方向および水平方向の配線格子が定義され、第3の配線層に第1の配線層および第2の配線層に定義された至直方向および水平方向の配線格子の各格子点の場角を結み掛めの配線格子が定義される。

(羧酸铁)

次に、本党所について辺伽を参照して詳細に及 明する。

第1回は、本強羽の一変結構に係るマスタスライス方式も51の配線構造を示す図である。本実施的のマスタスライス方式し51の配線構造は、 進度方向および水平方向の配線格子が定義された 第1の配線層1.8よび第2の配線層2と、第1の 配線層1.8よび第2の配線層2と、第1の 配線層1.8よび第2の配線層2と、第1の で線層1.8よび第2の配線層2とに連発された張鶴 方向および水平方向の配線格子の各格子点の対角 を結本斜めの配線格子が定義された張3の配線響 3とから構成されている。

次に、このようにけ成された水変物的のマスター、 スライス方式しSIの配領構造における配線過程 について、第2個~群4回を参照しながら異体的 に説明する。

第2回に奈すように、塩を方向格予開降および水平方向格予開降をともにはとしたときに配線ネットの能子に1 および倫子に2 隣の配線長が高速動作を必要とする1 S I の回延時間等の制約を構足するために3 4 以内であるという剝段がある場

会を例にとって説明すると、漢字(1 および選子 : 2 間全時米底線の角度かの皮または9 0 度に近 いものから明に第1 の配線層1 および第2 の配級 3 図に示すように、配級緩緩1 9 1 と配線送路1 0 2 とによって精子! 1 および漢子 1 2 間の配線 が近回させられ、配線後1 2 6 の配線器2 9 1 がほられたとをに、第4 図に示すように、配線経 逃し0 1 および1 0 2 を線正せずに、臨課程 が出場の3 間のスルーケール2 3 1 および笑3 の配線層3 ではいて斜めの配線を行うことにより、削 限を舞たす配線長

= 4 \ 2 d

の配級経路221を得ることができる。

(発明の効果)

以上説明したように本発明は、高速動作を必要 とするLSIの遅延時間等の個割を満足するため

特開平3-173471 (3)

に設定された配級長の精限に対して第1の配線層 および第2の配線層を吊いて配線処理を行った後 に制限を論たしていない配線を構設を満たすよう にするために第3層の砂線層を利用することによ り、他の配理を移動したりプロックの配便位置を 変更したりすることなしに、比較的容易に配切員 の洞盤を行うことができる効果がある。

4. 図面の簡単な説明

第1回は本発明の一裏庭園に係るマスタスライ ス方式しSIの配線構造を示す図、

第2関は配線ネットの端子ペアの一例を示す図、 第3回は第1の配納費および第2の配練順を用 いた記録処理後の配録例を示す図、

節も図は第3の配線温を用いて大手修正を行っ た後の配装筋を示す図、

第5回は第1の配線圏および第2の配線器を用 いて人手継近を行った後の配数例を示す図である。 図において、


1・・・野1の配線面、

2・・・第2の弑縁層、

3・・・第3の配納際、 101,102,221,飲料経路, 231, 232・スルーホール、 しし、して・ペテである。

分割出电人 ij,


第 1 図



第1の税線層かよび第2の配線層机 定義された配線格子

扱うの配映層化財政された配線路子

第2日



持開平3-173471 (4)

第 4 図

◇ : 親1の配線層の双子

□ : 第1の配鉄屋かよび第2の配縦層間のスルーホール

--- : 第1の配額値の配額バターン : 第2の配額値の配額バターン

12 232


、 常1の配額液シェび前3の配額層刷のスペーホール

配积压路

的总数数数

→ :第3の記録簿の配数パターン

第5図



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-173471

(43) Date of publication of application: 26.07.1991

(51)Int.Cl.

H05K 3/00

(21)Application number: 01-312541

(71)Applicant: NEC CORP

HOKURIKU NIPPON DENKI

SOFTWARE KK

(22)Date of filing:

01.12.1989

(72)Inventor: TAWADA SHIGEYOSHI

MIZUMAKI TOSHIHIRO


(54) WIRING STRUCTURE OF MASTER SLICE SYSTEM LSI

(57) Abstract:

PURPOSE: To comparatively easily adjust wiring length by arranging a first and a second wiring layer wherein a vertical and a horizontal wiring lattice are defined and a third wiring layer wherein a wiring lattice connecting diagonal lines of both lattices is defined.

CONSTITUTION: When both of the lattice intervals in the vertical and the horizontal directions are (d), the wiring length between the terminals t1 and t2 of a wiring network is shorter than or equal to 8d, in order to satisfy restrictions like the delay time of an LSI required for high speed operation. When wiring process is performed by using a first and a second wiring layer 2 in accordance with the order that the angle of the line connecting the terminals t1 and t2 is approximate to 0° or 90°, the wiring between the terminal t1 and t2 is detoured by wiring





routes 101 and 102, and a wiring route 201 of α length 12d is obtained. On the other hand, by constituting an oblique wiring between the terminals t1 and t2 by using the layer 3, a wiring route 221 of a length I=4.22/1d can be obtained as follows, the wiring routes 101 and 102 are not corrected. and through holes 231 and 232 between the first and the this wiring 1, 3 are arranged at the positions of the terminals t1 and t2.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) Japanese Patent Office (JP)

(12) UNEXAMINED PATENT APPLICATION GAZETTE (A)

(11) Unexamined Patent Application Publication [KOKAI] No. H3-173471 [1991]

(43) KOKAI Date: July 26, 1991

(51) Int. Cl.⁵ I.D. Symbol

Intern. Ref. No.

H 01 L 27/118

D

6921-5E

H 05 K 3/00

8225-5F

H 01 L 21/82

M

Examination Request Status: Not yet requested

Number of Claims: 1

(Total 4 pages [in orig.])

(54) Title of Invention

Master Slice LSI Wiring Structure

(21) Patent Application No. H

H1-312541 [1989]

(22) Filing Date:

December 1, 1989

(72) Inventor

Shigeyoshi Tawada

c/o NEC Corporation

5-33-1 Shiba, Minato-ku, Tokyo

(72) Inventor

Toshihiro Mizumaki

c/o Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(71) Applicant

NEC Corporation

5-7-1 Shiba, Minato-ku, Tokyo

(71) Applicant

Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(74) Agent Junichi Kawahara, patent attorney

Specificati n

1. Title of Invention

Master Slice LSI Wiring Structure

2. Claims

A master slice LSI wiring structure comprising:

a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and

a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in said first wiring layer and second wiring layer.

3. Detailed Description of Invention

[Field of the Invention]

This invention concerns a master slice LSI wiring structure, and more particularly concerns a master slice LSI wiring structure for producing LSIs, wherewith, using common masks prior to the wiring step, only masks pertaining to the wiring are designed and fabricated individually for each product type.

[Prior Art]

Conventionally, in this type of master slice LSI wiring structure, all of the wiring lattice members in the wiring layers are defined in the vertical direction and horizontal direction (cf. "Ronri Sochi no CAD [Logic Device CADs]", Joho Shori Gakkai (Japan Society for Information Processing), March 20, 1981).

A case is now described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, with the conventional master slice LSI wiring structure, as diagrammed in Fig. 5, the wiring paths 101 and 102 are altered manually to yield wiring paths 111 and 112, whereby the wiring path 211 having a wiring length of 8d which

satisfies the restriction is obtained.

[Problems Which the Present Inventi n Attempts to Solve]

With the conventional master slice LSI wiring structure described in the foregoing, if, after the wiring process in wiring a wiring net wherein a limitation is placed on the wiring length in order to satisfy a restriction such as the LSI delay time required for high-speed operation, that limitation has not been met, it is necessary to alter the wiring, moving other wiring, in order to satisfy the limitation. Many steps are required for such alteration, which constitutes a shortcoming.

Furthermore, in cases where the wiring length limitation cannot be met even after the wiring has been altered, it is necessary to redo the wiring process, performing block placement alterations, etc., resulting in a further increase in processing time, which is a shortcoming.

In view of these shortcomings, an object of the present invention is to provide a master slice LSI wiring structure wherewith, using a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined by the first wiring layer and the second wiring layer, wiring lengths can be adjusted with comparative ease, without moving the other wiring or changing block placement positions.

[Means Used to Solve the Abovementioned Problems]

The master slice LSI wiring structure of the present invention comprises: a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer and second wiring layer.

[Operation]

In the master slice LSI wiring structure of the present invention, vertical direction and horizontal direction wiring lattice members are defined in the first wiring layer and the second wiring layer, and diagonal wiring lattice members are defined in the third wiring layer, which diagonal wiring lattice members join the diagonals of the lattice points of the horizontal direction and vertical direction wiring lattice members defined in the first wiring layer and the second wiring layer.

[Embodiments]

The present invention is now described in detail, making reference to the drawings.

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention. The master slice LSI wiring structure in this embodiment comprises: a first wiring layer and a second wiring layer 2 for which vertical-direction and horizontal-direction

wiring lattice members are defined; and a third wiring layer 3 for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer 1 and second wiring layer 2.

The process of implementing the wiring in the master slice LSI wiring structure in this embodiment, configured as stated, is now described specifically, with reference to Fig. 2 to 4.

The case is [again] described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, as diagrammed in Fig. 4, without altering the wiring paths 101 and 102, through holes 231 and 232 are opened between the first wiring layer 1 and the third wiring layer 3 at the positions of the terminals t1 and t2, [respectively,] and diagonal wiring is implemented between terminal t1 and terminal t2 using the third wiring layer 3, thereby obtaining a wiring path 221 having a wiring length equal to

$$a = \sqrt{(4 d)^2 + (4 d)^2}$$
 $= 4\sqrt{2} d$

which meets the limitation.

[Benefits of Invention]

After wiring processing has been performed using a first wiring layer and a second wiring layer, and there exists wiring that does not meet a wiring length limitation established to satisfy a restriction such as an LSI delay time required for high-speed operation, the present invention, as described in the foregoing, employs a third wiring layer to make that wiring meet that limitation, thereby making it possible to adjust wiring lengths with comparative ease without moving the other wiring or altering block placement positions.

4. Brief Description of Drawings

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention;

Fig. 2 is a diagram of one example of a pair of terminals in a wiring network;

Fig. 3 is a diagram of an example of wiring after the implementation of a wiring process using a first wiring layer and a second wiring layer;

Fig. 4 is a diagram of an example of wiring after a manual alteration using a third wiring

layer; and

Fig. 5 is a diagram of an example of wiring after performing a manual alteration using a first wiring layer and a second wiring layer.

The following reference characters are used in the drawings.

- 1 First wiring layer
- 2 Second wiring layer
- 3 Third wiring layer

101, 102, 221

Wiring paths

231, 232

Through holes

t1, t2 Terminals

Patent Applicants

NEC Corporation

Hokuriku NEC Software, Ltd.

Agent

Junichi Kawahara, patent attorney

Figure 2

Terminal

: Wiring lattice defined in first wiring layer

: Wiring lattice defined in third wiring layer

: Wiring lattice defined in third wiring layer





Figure 5



[Translator's Notes]

- 1. The original term koushi, usually translated "lattice" (and sometimes "grating" or "grid") is herein translated "lattice member" because the English word "lattice" refers to the entire lattice and never to its constituent elements or "members" as is apparently intended here.
- 2. The term haisen, as used in microchip technology, may also be translated "interconnect," but is translated by the more common "wiring" herein to avoid confusion.
- 3. The original language [A] ni teigi sareta [B], which occurs frequently in the text, is ambiguous. I have translated it "B defined in A," but it could also mean "B defined by A.